bit de start bits de données du LSB au MSB ( poids faible d'abord jusqu'poids à fort ) bit de parité éventuellement bit de stop 1 bit = 0 ( +12 V ) ( 5, 6, 7 ou 8 bits avec en premier le LSB ) = 0 ( +12V ) ou 1 ( -12 V ) O ou 1 1 ou 2 bits = 1 ( -12 V )
1 bit de start ( 0 = +12 V ) 8 bits de données du LSB au MSB ( 0 = +12 V ou 1 = -12 V ) 1 bit de stop ( 1 = -12 V )
Adresse | Registre | |||
A2 | A1 | A0 | ||
Si DLAB=0 | 0 | 0 | 0 | RBR : Receiver Buffer (registre de réception) en lecture THR : Transmitter Holding Register (registre d'émission) en écriture |
Si DLAB=1 | 0 | 0 | 0 | DLL :Divisor Latch LSB (poids faible diviseur horloge) |
Si DLAB=1 | 0 | 0 | 1 | DLM : Divisor Latch MSB (poids fort diviseur horloge) |
Si DLAB=0 | 0 | 0 | 1 | IER : Interrupt Enable Register |
0 | 1 | 0 | IIR : Interrupt Identification Register | |
0 | 1 | 1 | LCR : Line Control Register | |
1 | 0 | 0 | MCR : Modem Control Register | |
1 | 0 | 1 | LSR : Line Status Register | |
1 | 1 | 0 | MSR : Modem Status Register | |
1 | 1 | 1 | Non utilisé |
Adresse | Registre | |||
A2 | A1 | A0 | ||
Si DLAB=0 | 0 | 0 | 0 | RBR : Receiver Buffer (registre de réception) en lecture THR : Transmitter Holding Register (registre d'émission) en écriture |
Si DLAB=1 | 0 | 0 | 0 | DLL :Divisor Latch LSB (poids faible diviseur horloge) |
Si DLAB=1 | 0 | 0 | 1 | DLM : Divisor Latch MSB (poids fort diviseur horloge) |
Si DLAB=0 | 0 | 0 | 1 | IER : Interrupt Enable Register |
0 | 1 | 0 | IIR : Interrupt Identification Register | |
0 | 1 | 1 | LCR : Line Control Register | |
1 | 0 | 0 | MCR : Modem Control Register | |
1 | 0 | 1 | LSR : Line Status Register | |
1 | 1 | 0 | MSR : Modem Status Register | |
1 | 1 | 1 | Non utilisé |
Adresse | Registre | |||
A2 | A1 | A0 | ||
Si DLAB=0 | 0 | 0 | 0 | RBR : Receiver Buffer (registre de réception) en lecture THR : Transmitter Holding Register (registre d'émission) en écriture |
Si DLAB=1 | 0 | 0 | 0 | DLL :Divisor Latch LSB (poids faible diviseur horloge) |
Si DLAB=1 | 0 | 0 | 1 | DLM : Divisor Latch MSB (poids fort diviseur horloge) |
Si DLAB=0 | 0 | 0 | 1 | IER : Interrupt Enable Register |
0 | 1 | 0 | IIR : Interrupt Identification Register | |
0 | 1 | 1 | LCR : Line Control Register | |
1 | 0 | 0 | MCR : Modem Control Register | |
1 | 0 | 1 | LSR : Line Status Register | |
1 | 1 | 0 | MSR : Modem Status Register | |
1 | 1 | 1 | Non utilisé |
Adresse | Registre | |||
A2 | A1 | A0 | ||
Si DLAB=0 | 0 | 0 | 0 | RBR : Receiver Buffer (registre de réception) en lecture THR : Transmitter Holding Register (registre d'émission) en écriture |
Si DLAB=1 | 0 | 0 | 0 | DLL :Divisor Latch LSB (poids faible diviseur horloge) |
Si DLAB=1 | 0 | 0 | 1 | DLM : Divisor Latch MSB (poids fort diviseur horloge) |
Si DLAB=0 | 0 | 0 | 1 | IER : Interrupt Enable Register |
0 | 1 | 0 | IIR : Interrupt Identification Register | |
0 | 1 | 1 | LCR : Line Control Register | |
1 | 0 | 0 | MCR : Modem Control Register | |
1 | 0 | 1 | LSR : Line Status Register | |
1 | 1 | 0 | MSR : Modem Status Register | |
1 | 1 | 1 | Non utilisé |
B7
B6
B5
B4
B3
B2
B1
B0
DLAB
0
0
0 : parité impaire
1 : Parité paire
0: Sans parité
1: Avec parité
0 : 1 bit stop
1 : 2 bits stop
B1B0=00 : 5 bits de data
B1B0=01 : 6 bits de data
B1B0=10 : 7 bits de data
B1B0=11 : 8 bits de data
B7
B6
B5
B4
B3
B2
B1
B0
DLAB
0
0
0 : parité impaire
1 : Parité paire
0: Sans parité
1: Avec parité
0 : 1 bit stop
1 : 2 bits stop
B1B0=00 : 5 bits de data
B1B0=01 : 6 bits de data
B1B0=10 : 7 bits de data
B1B0=11 : 8 bits de data
B7
B6
B5
B4
B3
B2
B1
B0
DLAB
0
0
0 : parité impaire
1 : Parité paire
0: Sans parité
1: Avec parité
0 : 1 bit stop
1 : 2 bits stop
B1B0=00 : 5 bits de data
B1B0=01 : 6 bits de data
B1B0=10 : 7 bits de data
B1B0=11 : 8 bits de data
Adresse | Registre | |||
A2 | A1 | A0 | ||
Si DLAB=0 | 0 | 0 | 0 | RBR : Receiver Buffer (registre de réception) en lecture THR : Transmitter Holding Register (registre d'émission) en écriture |
Si DLAB=1 | 0 | 0 | 0 | DLL :Divisor Latch LSB (poids faible diviseur horloge) |
Si DLAB=1 | 0 | 0 | 1 | DLM : Divisor Latch MSB (poids fort diviseur horloge) |
Si DLAB=0 | 0 | 0 | 1 | IER : Interrupt Enable Register |
0 | 1 | 0 | IIR : Interrupt Identification Register | |
0 | 1 | 1 | LCR : Line Control Register | |
1 | 0 | 0 | MCR : Modem Control Register | |
1 | 0 | 1 | LSR : Line Status Register | |
1 | 1 | 0 | MSR : Modem Status Register | |
1 | 1 | 1 | Non utilisé |
B7
B6
B5
B4
B3
B2
B1
B0
DLAB
0
0
0 : parité impaire
1 : Parité paire
0: Sans parité
1: Avec parité
0 : 1 bit stop
1 : 2 bits stop
B1B0=00 : 5 bits de data
B1B0=01 : 6 bits de data
B1B0=10 : 7 bits de data
B1B0=11 : 8 bits de data
Ecrire 96 dans DLM en 0x3F8
Ecrire 0 dans DLM en 0x3F9
Ecrire 0x0A dans LCR à l'adresse 0x3FB
Ecrire 0x80 dans LCR à l'adresse 0x3FB
Ecrire 96 dans DLM en 0x3F8
Ecrire 0 dans DLM en 0x3F9
Ecrire 0x0A dans LCR à l'adresse 0x3FB
Ecrire 0x80 dans LCR à l'adresse 0x3FB
Ecrire 96 dans DLM en 0x3F8
Ecrire 0 dans DLM en 0x3F9
Ecrire 0x1B dans LCR à l'adresse 0x3FB
Ecrire 0x80 dans LCR à l'adresse 0x3FB
Ecrire 48 dans DLM en 0x3F8
Ecrire 1 dans DLM en 0x3F9
Ecrire 0x0A dans LCR à l'adresse 0x3FB
char var;
var='A'
printf("\n valeur = %x ",var);